Redeya.com
Hardware interno del PC (I)
Autor: Miguel Angel Montejo Ráez

Indice

Toda la información aquí incluida está recopilada de diversas fuentes. El autor no se responsabiliza del uso que se le de a este documento y no limita su distribución dentro de cualquier soporte siempre que sea gratuitamente. Se autoriza la copia parcial o total, con la única condición de mencionar al autor en el documento destino.

Estructura del BUS ISA 8/16 bits

El BUS clásico de un PC (ISA BUS) se compone de dos partes:

  • La clásica de 8 bits, pertenenciente a los PC, XT y AT.
  • La extensión de 16 bits de los AT.

    Entre ambos forman el bus ISA que todos los ordenadores PC actuales poseen (no confundir con VESA o PCI, siendo el primero una tercera ampliación del bus ISA de 8 bits y el PCI un bus totalmente diferente).

    Estructura del BUS de 8 bits PC, XT y AT: 

                                    --------
                       Tierra -|B1    A1|- -I/O CH CHK (NMI)
                   +Reset DRV -|B2    A2|- +D7
                          +5V -|B3    A3|- +D6
                        +IRQ2 -|B4    A4|- +D5
                          -5V -|B5    A5|- +D4
                        +DRQ2 -|B6    A6|- +D3
                         -12V -|B7    A7|- +D2
                  -CARD SLCTD -|B8    A8|- +D1
                         +12V -|B9    A9|- +D0
                       Tierra -|B10  A10|- +I/O CH RDY
                        -MEMW -|B11  A11|- +AEN
                        -MEMR -|B12  A12|- +A19
                         -IOW -|B13  A13|- +A18
                         -IOR -|B14  A14|- +A17
                       -DACK3 -|B15  A15|- +A16
                        +DRQ3 -|B16  A16|- +A15
                       -DACK1 -|B17  A17|- +A14
                        +DRQ1 -|B18  A18|- +A13
                -DACK0 (MREF) -|B19  A19|- +A12
                          CLK -|B20  A20|- +A11
                        +IRQ7 -|B21  A21|- +A10
                        +IRQ6 -|B22  A22|- +A9
                        +IRQ5 -|B23  A23|- +A8
                        +IRQ4 -|B24  A24|- +A7
                        +IRQ3 -|B25  A25|- +A6
                       -DACK2 -|B26  A26|- +A5
                          +TC -|B27  A27|- +A4
                         +ALE -|B28  A28|- +A3
                          +5V -|B29  A29|- +A2
                         +OSC -|B30  A30|- +A1
                       Tierra -|B31  A31|- +A0
                                --------

    Extensión AT de 16 Bit: 

                                    --------
                    -MEM CS16 -|D1    C1|- SBHE
                    -I/O CS16 -|D2    C2|- A23
                        IRQ10 -|D3    C3|- A22
                        IRQ11 -|D4    C4|- A21
                        IRQ12 -|D5    C2|- A20
                        IRQ15 -|D6    C6|- A19
                        IRQ14 -|D7    C7|- A18
                       -DACK0 -|D8    C8|- A17
                         DRQ0 -|D9    C9|- -MEMR
                       -DACK5 -|D10  C10|- -MEMW
                         DRQ5 -|D11  C11|- D8
                       -DACK6 -|D12  C12|- D9
                         DRQ6 -|D13  C13|- D10
                       -DACK7 -|D14  C24|- D11
                         DRQ7 -|D15  C15|- D12
                          +5V -|D16  C16|- D13
                      -Master -|D17  C17|- D14
                       Tierra -|D18  C18|- D15
                                --------

    La numeración empieza desde la parte posterior de la máquina.


    SEÑAL DESCRIPCION
    A0-A19 Bits de dirección 0-19, permiten direccionar 1Mb de memoria y 64K de puertos de e/s.
    A17-A23 Bits de dirección 17-23, permiten direccionar desde 256Kb de memoria a 16Mb.
    AEN Address Enable; Cuando está activa el controlador DMA posee el control de las lineas de dirección y del BUS de datos, conforme se indique en MEMR/MEMW. Cuando está inactiva la CPU tiene el control de estas lineas.
    ALE Address Latch Enable (salida); se emplea para que la CPU esté aislada de las lineas de dirección (triestado). Es forzado activado durante los ciclos DMA.
    CARD SLCTD Card Selected; indica que una tarjeta ha sido activada en el slot XT de 8 bits.
    CLK Señal de reloj del sistema (actual velocidad del BUS).
    D0-D7 Bits de datos 0-7 para e/s a memoria o puertos de e/s.
    DACK0-DACK3 Reconocimieto DMA para los canales 0 al 3; empleada por el controlador para reconocer una petición DMA (validación de acceso DMA). DACK0 es empleada para el refresco de memoria (MREF).
    DRQ0-DRQ3 Petición DMA 0-3; empleada por periféricos que desean los servicios del controlador DMA; Se mantiene activa hasta que la correspondiente señal DACKx se hace activa.
    I/O CH CHK I/O Channel Check; Genera una interrupción no enmascarable.
    I/O CH RDY I/O Channel Ready; es puesta inactiva por memoria o dispositivos de e/s para retardar el acceso a memoria o los ciclos de e/s. Normalmente es empleada por dispositivos lentos para añadir estados de espera. No debe ser inactiva durante más de 17 ciclos.
    I/O CS16 I/O Chip Select 16 Bit; indica ciclo de e/s de 16 bits
    IOR I/O Read; indica a un dispositivo de e/s que coloque su dato en el BUS del sistema.
    IOW I/O Write; indica a un dispositivo de e/s a leer un dato del BUS del sistema.
    IRQ2-IRQ7 Petición de interrupción 2-7; indica a la CPU que un dispositivo de e/s necesita servicio.
    MASTER Empleado por DRQ para ganar el control del sistema.
    MEM CS16 Memory Chip Select 16 bit; indica ciclo de memoria de 16 bits.
    MEMR Memory Read; esta señal es producida por la CPU o el controlador DMA e indica a la memoria que debe introducir el dato direccionado en el BUS del sistema. Presente tanto en el BUS PC como en la extensión AT.
    MEMW Memory Write; esta señal es producida por la CPU o el controlador DMA e indica a la memoria que debe leer y almacenar el dato presente en el BUS. Presente tanto en el BUS PC como en la extensión AT.
    OSC Oscilador; Señal de reloj de 14.31818 MHZ (periodo de 70ns); 50% del ciclo de servicio.
    RESET DRV Reset Drive; empleada para resetear la lógica del sistema.
    SBHE System BUS High Enable; activa los bits de datos 8-15 de la extensión AT del BUS.
    TC Terminal Count; produce un impulso cuando la cuenta final de un canal DMA es alcanzado.

    Todas las señales del BUS ISA emplean niveles TTL estandard.

    La entrada y la salida es con respecto a la CPU.

    E/S significa entrada/salida.

    Tabla de interrupciones hardware

    Las interrupciones están ordenadas por orden de prioridad.

    IRQ# INTERRUPCION FUNCION
    IRQ 0 8 Reloj (55ms de intervalo, 18.2 por segundo).
    IRQ 1 9 Requerimiento de los servicios del teclado.
    IRQ 2 A Esclavo 8259 o retrazo vertical de la EGA/VGA.
    IRQ 8 70 reloj en tiempo real (AT, XT286, PS50+).
    IRQ 9 71 Software redireccionado a IRQ2 (AT, XT286, PS50+).
    IRQ 10 72 Reservado (AT, XT286, PS50+).
    IRQ 11 73 Reservado (AT, XT286, PS50+).
    IRQ 12 74 Interrupción del ratón (PS50+).
    IRQ 13 75 Error en coprocesador numérico (AT, XT286, PS50+).
    IRQ 14 76 controlador del disco duro (AT, XT286, PS50+).
    IRQ 15 77 Reservado (AT, XT286, PS50+).
    IRQ 3 B Petición de servicio a COM2 o COM4, (COM3-COM8 en el MCA PS/2).
    IRQ 4 C Petición de servicio a COM1 o COM3.
    IRQ 5 D Disco duro o petición de datos desde LPT2.
    IRQ 6 E Petición de servicio al disco flexible.
    IRQ 7 F Petición de datos desde LPT1 (sin relación en el IBM mono).

    Puerto paralelo (impresora)

    Conector (en el PC):


    PIN DENOMINACION DESCRIPCION
    Patilla 1 OUTPUT DATA Impulso para transmitir 1 octeto de datos (strobe).
    Patilla 2 DATA 0 Bit de datos nº 0 ('LSB') del octeto de datos.
    Patilla 3 DATA 1 Bit de datos nº 1.
    Patilla 4 DATA 2 Bit de datos nº 2.
    Patilla 5 DATA 3 Bit de datos nº 3.
    Patilla 6 DATA 4 Bit de datos nº 4.
    Patilla 7 DATA 5 Bit de datos nº 5.
    Patilla 8 DATA 6 Bit de datos nº 6.
    Patilla 9 DATA 7 Bit de datos nº 7 ('MSB') del octeto de datos.
    Patilla 10 ACKNLG Acknowledgement. Aceptación de la recepción de datos.
    Patilla 11 BUSY Ocupado. La recepción de datos no está operativa.
    Patilla 12 PE Paper Empty/No hay papel.
    Patilla 13 ON-LINE Estado de la impresora: activada/desactivada (on line/off line).
    Patilla 14 AUTOFEED XT Avanzar línea después de imprimir cada línea.
    Patilla 15 ERROR Ha ocurrido un error.
    Patilla 16 INIT Ordenador o impresora reinicializado.
    Patilla 17 SLCT IN Select in / Selección de entrada. Aceptación de la transmisión de datos.
    Patilla 18 NC Ground / Tierra
    Patilla 19 GND Ground / Tierra
    Patilla 20 GND Ground / Tierra
    Patilla 21 GND Ground / Tierra
    Patilla 22 GND Ground / Tierra
    Patilla 23 GND Ground / Tierra
    Patilla 24 GND Ground / Tierra
    Patilla 25 GND Ground / Tierra

    Características básicas de los puertos paralelos estándares:

    Nº puerto Denominación IRQ Dirección
    1 LPT1: 7 378h
    2 LPT2: 5 278h

    Puertos de impresora empleados:

  • Puerto 3BC, salida de datos (legible) 

    	 ¦7¦6¦5¦4¦3¦2¦1¦0¦  puertos 278, 378, 3BC
	  ¦ ¦ ¦ ¦ ¦ ¦ ¦ +---- dato bit 0, hardware pin 2
	  ¦ ¦ ¦ ¦ ¦ ¦ +----- dato bit 1, hardware pin 3
	  ¦ ¦ ¦ ¦ ¦ +------ dato bit 2, hardware pin 4
	  ¦ ¦ ¦ ¦ +------- dato bit 3, hardware pin 5
	  ¦ ¦ ¦ +-------- dato bit 4, hardware pin 6
	  ¦ ¦ +--------- dato bit 5, hardware pin 7
	  ¦ +---------- dato bit 6, hardware pin 8
	  +----------- dato bit 7, hardware pin 9
  • Puerto 3BD, registro de estado (puerto paralelo de impresora) 

    	 ¦7¦6¦5¦4¦3¦2¦1¦0¦  puertos 279, 379, 3BD
	  ¦ ¦ ¦ ¦ ¦ ¦ ¦ +---- 1 = time-out
	  ¦ ¦ ¦ ¦ ¦ +------- no empleado
	  ¦ ¦ ¦ ¦ +-------- 1 = error,	pin 15
	  ¦ ¦ ¦ +--------- 1 = en linea (on-line),  pin 13
	  ¦ ¦ +---------- 1 = sin papel,  pin 12
	  ¦ +----------- 0 = datos recibidos,  pin 10
	  +------------ 0 = ocupado,  pin 11
  • Puerto 3BE registro de control (puerto paralelo de impresora) 

    	 ¦7¦6¦5¦4¦3¦2¦1¦0¦  puertos 27A, 37A, 3BE
	  ¦ ¦ ¦ ¦ ¦ ¦ ¦ +---- 1 = impulso de transmisión de datos,  (pin 1)
	  ¦ ¦ ¦ ¦ ¦ ¦ +----- 1 = avanzar linea tras imprimir una,  (pin 14)
	  ¦ ¦ ¦ ¦ ¦ +------ 0 = inicializar impresora,  (pin 16)
	  ¦ ¦ ¦ ¦ +------- 1 = aceptación de datos transmitidos,  (pin 17)
	  ¦ ¦ ¦ +-------- 0 = IRQ deshabilitado,1=IRQ habilitado para ACK
	  +------------- no empleado

    Puerto Serie

    Conector de 25 pin (en el PC):


    Conector de 9 pin (en el PC):


    PIN-9 PIN-25 DESCRIPCION
    1 8 Carrier Detect (DCD/CD); Detección de portadora.
    2 3 Receive Data (RXD/RD); Entrada de datos.
    3 2 Transmit Data (TXD/TD); Salida de datos.
    4 20 Data Terminal Ready (DTR); Indica que el puerto está preparado.
    5 7 Signal Ground (GND/SG); Proporciona la referencia cero de voltaje.
    6 6 Data Set Ready (DSR); Datos preparados, listo para recibir.
    7 4 Request to Send (RTS); Petición de envio de datos.
    8 5 Clear to Send (CTS); Indica que se desea transmitir.
    9 22 Ring Indicator (RI); Anuncia una llamada al otro dispositivo.
    - 9-19 No empleadas
    - 1 Masa del chasis (GND)

  • Voltajes máximos entre -15V y +15V.
  • Salidas binarias entre +5V a +15V y -5V a -15V.
  • Entradas binarias entre +3V a +15V y -3V a -15V.
  • Voltajes de entrada entre -3V a +3V y voltajes de salida entre -5V a +5V son indefinidos.
  • Voltajes positivos indican ON o ESPACIO, voltajes negativos indican OFF o MARCA.

     

    		•
    Página original de Http://www.redeya.com, prohibida su reproducción sin consentimiento del autor